AIDA GELINA BRIKEN nToF CRIB ISOLDE CIRCE nTOFCapture DESPEC DTAS EDI_PSA 179Ta CARME StellarModelling DCF K40
  AIDA, Page 15 of 46  ELOG logo
Entry  Thu Jun 1 08:49:39 2017, LHB, PV, Thursday 1 June Evening Shift 27x
16.44 DAQ stop BigRIPS, BRIKEN
      AIDA file RIBF127R1/R1_886
Entry  Wed May 31 16:48:54 2017, TD, Thursday 1 June 00.00-08.00 42x
00.48 BigRIPS DAQ now running

      BRIKEN start run 48
Entry  Wed Nov 30 21:26:52 2016, CG, DK, TD, Thursday 1 December 10x
00.51 BigRIPS data file 1112.

01.50 BigRIPS data file 1113.
Entry  Wed Jun 8 20:56:28 2016, CG, Thurs 9th June 6x
04.45 Lowered slow comp threshold on all FEEs bar nnaida24 to 8 (nnaida24 @ 12).
      Fast comp thresh @ 6 on all nnaida.
      See CPU load and MIDASsort in attachments 1+2.
Entry  Wed Jun 7 16:04:42 2017, ZL, DK, Thurs 8 June 0:00~8:00 13x
00:05  Shift change.
       Primary beam current ~4800 enA, 238U^86+ so 50 to 60 pnA.
       Biases shown as attachment #1, 08JunBias1.png
Entry  Thu Feb 19 08:21:33 2015, CG, AE, TD, Thrus 19th Feb progress 39x
19/02/15
1000: Check system gives same resolution as yesterday, removing only the Cu braiding connecting and grounding all adapter PCBs (also moved bias
braid back to nnaida3).
Entry  Tue Apr 1 15:34:16 2025, TD, MR, CU, Tests of new AIDA ASIC mezzanines - 2024 production batch 11x

Tests of new AIDA ASIC mezzanines - 2024 production batch
Entry  Sun May 19 02:21:43 2019, CA, Tests of low energy calibration on Alpha Data 25x
10.23 Low energy calibration program now produces relative gain coefficients in a format that can be used with AIDASort

      using sorted alpha data Oct18/R29*
Entry  Sun Jun 16 04:50:03 2019, CA, Tests of calibration on beta data 25x
Analysis of RIBF148/R5_170_190, with 500 < E < 1000 keV energy cut

Note also a 600 keV energy difference cut was applied when sorting the data.
Entry  Wed Jul 1 16:42:39 2015, Patrick Coleman-Smith, Testing Version 8 
I have installed Version 8 of the AidaExec program and FEE_GF_Feb15_6.bin for the VHDL on the system in T9.
On the whole the new firmware operates successfully.
I am now pursuing a few niggles.
Entry  Thu Aug 31 15:01:11 2023, TD, Test of CAEN N1419B - T9, STFC DL 7x

Noise test of CAEN N1419B in T9, STFC DL.
Entry  Fri Jul 7 10:52:34 2023, TD, PJCS, Test of AIDA FEE64 d8:80:39:42:0d:0b ( aida03 ) - ASIC mezzanine replaced 16x

Test of AIDA FEE64 d8:80:39:42:0d:0b ( aida03 ) - ASIC mezzanine replaced
Entry  Fri Jul 7 10:15:09 2023, TD, Test of AIDA FEE64 d8:80:39:41:f6:ee ( aida01 ) - HDMI connector replaced 17x

Test of AIDA FEE64 d8:80:39:41:f6:ee ( aida01 ) - HDMI connector replaced. Cooling plate fitted - no base plate.
ISOL test station STFC DL, T9
Entry  Fri Jul 7 11:59:06 2023, TD, Test of AIDA FEE64 - summary 11x
Test of AIDA FEE64s 

ISOL test station STFC DL, T9
Entry  Wed Aug 30 15:30:50 2023, TD, Test of AIDA ASIC mezzanines with FEE64s - summary 13x
Test of ( previously bench-tested OK ) AIDA ASIC mezzanines using FEE64 nnlycca5 ( MAC d8:80:39:41:d7:c3 )

AIDA test station STFC DL, T9 - see attachments 12-13
Entry  Thu Mar 28 11:10:09 2024, TD, Test of 4x FEE64s at AIDA test station, T9, STFC DL 22x
Test of 4x FEE64s at AIDA test station, T9, STFC DL

startup.tcl changed from 'aida01 aida03' to 'aida01 aida02 aida03 aida04'
Entry  Tue Nov 14 17:19:11 2023, TD, TapeServer, Merger, NetVar etc status Screenshot_from_2023-11-14_18-18-51.pngScreenshot_from_2023-11-14_18-18-45.pngScreenshot_from_2023-11-14_18-18-34.pngScreenshot_from_2023-11-14_18-18-29.png
 
Entry  Wed Jun 8 03:46:51 2016, TD & ML, TapeServer compression disabled 

CHnaged TapeServer configuration file to disable data compression
Entry  Sat May 28 07:31:07 2016, Saturday 8 May 2016, TD, CG 9x
15.20 DAQ histogramming & data transfer #1 enabled
      Merger configured, started, input paused
      Following DAQ GO nnaida9 data transfer 'X' nnaida19 histogramming 'H' disappear - see attachments 1-7
Entry  Thu Feb 2 13:44:02 2017, OH, T9 Test Bench nnaida114_10.pngnnaida11.pngnnaida114_7.png
T9 test setup at Daresbury was powered up and noise levels were checked using a pulser peak.

A 1V peak was used. For most channels this corresponded to a peak position at around +-11000 from the zero point at 9000.
ELOG V3.1.3-7933898