AIDA GELINA BRIKEN nToF CRIB ISOLDE CIRCE nTOFCapture DESPEC DTAS EDI_PSA 179Ta CARME StellarModelling DCF K40
  AIDA, Page 24 of 46  ELOG logo
Entry  Wed Nov 15 10:37:00 2023, TD, Wednesday 15 November 27x

11.36 Water flow, pressure & temperature ( 19 deg C ) OK
Entry  Wed Nov 22 15:12:40 2023, TD, /tmp/log8015_error log8015_error
 
Entry  Sun Dec 10 13:06:27 2023, TD, Sunday 10 December 14x
14.05 S4 closed

Water flow and temperature ( gauges outside S4 entrance ) OK
Entry  Mon Dec 11 09:57:54 2023, TD, Monday 11 December 27x
Water flow and temperature ( gauges outside S4 entrance ) OK

BNC PB-5 pulser connected to p+n FEE64s by diasy chain of test + inputs
Entry  Mon Dec 11 11:05:27 2023, TD, WR timestamp fail aida05 & aida07 11x

MACB config 
1x level 0
Entry  Mon Dec 11 23:56:36 2023, TD, Tuesday 12 December 18x
00.55 Observe high frequency noise in aida02 & aida04 ( n+n FEE64s ) - attachments 1-5
      and aida05 ( p+n FEE64 )
      frequency c. 5MHz
Entry  Thu Mar 28 11:10:09 2024, TD, Test of 4x FEE64s at AIDA test station, T9, STFC DL 22x
Test of 4x FEE64s at AIDA test station, T9, STFC DL

startup.tcl changed from 'aida01 aida03' to 'aida01 aida02 aida03 aida04'
Entry  Thu Mar 28 15:43:47 2024, TD, Unable to start MIDAS DAQ with 1x FEE64 ( aida04 ) Screenshot_from_2024-03-28_15-43-28.pngScreenshot_from_2024-03-28_15-43-08.pngScreenshot_from_2024-03-28_15-47-49.png

At AIDA test station T9, STFC DL unable to start MIDAS DAQ with 1x FEE64 ( aida04 ) - see attachments
Entry  Wed Apr 10 16:45:59 2024, TD, AIDA interlock cynergy3-fsvplc-v3.pdf

Honeywell HSS DPS sensor information https://elog.ph.ed.ac.uk/AIDA/932
Entry  Mon May 5 13:59:32 2025, TD, CARME NFS 
-bash-3.2# nfsstat -v
Client packet stats:
packets    udp        tcp        tcpconn
Entry  Sat May 28 07:31:07 2016, Saturday 8 May 2016, TD, CG 9x
15.20 DAQ histogramming & data transfer #1 enabled
      Merger configured, started, input paused
      Following DAQ GO nnaida9 data transfer 'X' nnaida19 histogramming 'H' disappear - see attachments 1-7
Entry  Fri Oct 24 15:05:28 2014, Patrick and Alfredo, new VHDL: FEE_Riken_Apr14_21.bin turn_off_nnaida12_asic3.png
 New VHDL loaded in NNAIDA#11,#12,#13,#14: /MIDAS/Aida/FEE_Riken_Apr14_21.bin
 
The code introduces the feature of turning ON or OFF individual ASICs in a FEE64 card. This is achieved by turning off the
clock signal to a individual ASIC, which then will not produce any data.
 
Feature controled through "ASIC readout bugger
Entry  Thu Oct 2 15:23:38 2014, Patrick Coleman-Smith and Chris Griffin, Trial with Filtered AIDA PSU 
Assembled three more of the filter boards and installed them in the AIDA PSU with the first, wired to use the switchmode power supply.
Powered up nnaida14 first and went fine. Just the boot sequence and measure the voltages for stability.
Powered up the remainder and all was well.
Entry  Thu Sep 18 11:18:46 2014, Patrick Coleman-Smith, Trying the Liverpool HV supply 
The SY1527 supply was delivered with three modules.
A cable has been made with LEMO00 connectors to connect to the detector adaptor HV inputs.
The SY1527 needed an external VGA display and ps2 keyboard. The software appears to be windows 98 based and won't boot until the bios is told to
Entry  Mon Sep 22 09:34:37 2014, Patrick Coleman-Smith, Clue to difference between ASICs 1&2 and 3&4 
While investigating a VHDL conundrum I have noticed that the Mux ADC serial readout clock has a 'FAST' slew rate on ASICs 1&2 and a normal slew rate
on ASICs 3&4.
Is it possible that the higher slew rate is actually better filtered by the ASIC de-coupling etc than the slower one.
Entry  Thu Sep 25 11:35:18 2014, Patrick Coleman-Smith, Removing the MACB from the system 
I have been wondering if the 0v path from the FEE64s to the MACB where they are joined is a possible problem.
I have been contemplating an isolated LVDS interface for the 50Mhz clock to test the idea.
Fortunately i recalled the 50Mhz internal oscillator in each FEE64.
Entry  Thu Sep 25 11:53:34 2014, Patrick Coleman-Smith, Backup a step to check ASICs 
Disconnected the adaptors with the detector.
Added the adaptors with the kapton cables only attached.
Connected the pulser outputs ( pos and neg ).
Entry  Wed Oct 1 13:28:03 2014, Patrick Coleman-Smith, Power supply filters RTOScreenshot_2014-10-01_1_121051.pngRTOScreenshot_2014-10-01_0_121012.png
The new pcb for the power supply filter arrived.
I assembled the components ( after finding the whoops ) and connected it to the bench power supply for nnaida2.
nnaida2 functions just about the same as before but the power supply filter results seem amazing.
Entry  Wed Oct 1 15:15:32 2014, Patrick Coleman-Smith, Power supply filters 14x
2.0.L FWHM:14.26
2.15.L ( 270pF )  FWHM : 119.04
(ooops found the 'scope channel was on 20Mhz BW filter ) 
Entry  Wed Oct 1 15:41:07 2014, Patrick Coleman-Smith, Power supply filters #3 RTOScreenshot_2014-10-01_17_152532.pngRTOScreenshot_2014-10-01_18_152907.pngRTOScreenshot_2014-10-01_19_152935.pngRTOScreenshot_2014-10-01_20_153021.pngRTOScreenshot_2014-10-01_21_153113.png
 Measuring the signal at the FEE64 end.
+5v , -6v , +7v, +7v 
The two other 'scope channels are connected by FET probes to the FEE64. I now see there is a ground connection.... so i will remove it and re-measure
ELOG V3.1.3-7933898