AIDA GELINA BRIKEN nToF CRIB ISOLDE CIRCE nTOFCapture DESPEC DTAS EDI_PSA 179Ta CARME StellarModelling DCF K40
  DESPEC, Page 30 of 36  ELOG logo
    Reply  Thu Jan 9 12:46:43 2025, JB, MP, CC, AIDA timing test AIDAfasttime_bPlastWRdt_AIDA10.pngAIDACalAdcFasttime.pngAIDAfasttime_bPlastWRdt_AIDA10_nopulser.pngCentrepeak_gauss_fit.png
 




Quote:



 
Entry  Wed Jan 8 10:08:29 2025, JB, GB, SD, MP, CC, JG, AIDA noise test with platform in position Screenshot_from_2025-01-09_09-32-08.pngScreenshot_from_2025-01-09_09-35-11.pngScreenshot_from_2025-01-09_09-32-20.pngScreenshot_from_2025-01-09_09-31-58.png
Yesterday we spent time essentially performing a dry run to get AIDA DAQ and bPlast into the time sorter, there were some issues with the AIDA mbs PC
x86l-119 which was related to some boot issue, it was booting to a newer version of debian while the Relay for AIDA to MBS is on an older version (scratch)
(the machine is quite old). We spent a bit of time getting the thresholds correct for each of the ASICs. In the end we just elected to have a blanket level
Entry  Thu Feb 20 17:06:42 2025, JB, CC, TD,MP, WR error for aida 13,14,15,16 
WR timestamp errors resolved after reseating the HDMI cables to the MACB
Entry  Fri Mar 8 16:05:57 2024, JB, CC, TD, NH, Friday 8 March IV_test_AIDA.xlsxchart.pngDownstream_positive_bias_vs._Current_(uA).png
Bias tests of AIDA on individual wafers and in parallel. Spreadsheet can be found in attachment 1, and graphic results can be seen in Attachment 2. Summary:
Upstream detector cannot be biased in parallel nor individually. Downstream detector can be biased with positively and each wafer can individually be biased
negatively. In parallel, it was not possible to bias the downstream detector negatively as indicated by the tests below.
Entry  Mon Apr 8 16:39:00 2024, JB, CC, TD, Monday 8 April 11x

17.32 Power and detector bias cycle
Entry  Wed Apr 10 08:37:57 2024, JB, CC, TD, Wednesday 10 April 47x

09.38 CC completed install of Bplast driver PCBs yesterday evening.
      All flat ribbon cables connected - all drain wires grounded
Entry  Fri Apr 19 13:52:34 2024, JB, CC, TD, Friday 19 April contd. 23x

12.00 Replaced AIDA ASIC mezzanine of aida01 to fix issue with asic #3
Entry  Tue May 7 13:25:00 2024, JB, CC, NH, HMA, Tuesday 6 May - dismount snout Screenshot_from_2024-05-07_14-25-52.pngScreenshot_from_2024-05-07_14-29-13.png
Status before dismount

14:26 DSSSD#1 119.99 V @ 17.968 uA

          DSSSD#2 119.95 V @ 11.212 uA
Entry  Tue Apr 2 12:36:25 2024, JB, CC, NH, Installing FEE64s of DSSSD2 cont. 
Some additional checks

- check 'top hat' electrical isolators are correctly installed at each of the 4x mounting points of the AIDA snout
assembly
Entry  Thu Jan 9 15:43:17 2025, JB, CC, MP, Timing test platform moved in Screenshot_from_2025-01-09_16-41-48.pngScreenshot_from_2025-01-09_16-42-06.pngScreenshot_from_2025-01-09_16-42-46.png
16:30 We moved the platform in. The system was still biased and the DAQ was still running.

The system seems to be okay, temperatures OK. Bias voltage OK 685/1 and 685/2. Two FEEs - aida07 and aida12 are receiving a lot of trigger data
items from the fast discriminator. This is already a bit worrying. 685/3
Entry  Thu Apr 11 22:04:50 2024, JB, 12.04.2024 AIDA-bPlast noise optimisation Screenshot_from_2024-04-12_15-11-18.pngScreenshot_from_2024-04-12_15-22-54.pngScreenshot_from_2024-04-12_15-22-26.pngScreenshot_from_2024-04-12_18-07-35.pngScreenshot_from_2024-04-12_18-07-27.png
15:00 Platform in, biasing detector. Temp OK Attachment 1. test - Pulser OFF.

           Rates somewhat worse than last night - probable contact on grounding of snout. Attachment
3.
Entry  Sat Apr 13 14:04:44 2024, JB, 13 April Noise checks 9x
15:04 bPlast was left powered over night. Powering up to check noise conditions - also to check shifting of Germanium baseline (no change observed).

          TEMP OK.

          Noise condition the same as yesterday when platform was moved in. Noise in aida01 and
Entry  Wed Aug 14 12:40:11 2024, JB, Repaired DSSSD delivery 14.09.2024 11x
Three BB18-1000 triples AIDAs collected on 14.09.2024

Find attached visual of the wafer and bond wire + factory bias tests accompanying the DSSSDs. elog:669/1
elog:669/2 elog:669/3
Entry  Fri Jan 31 13:48:29 2025, JB, AIDA analysis from HI-DESPEC meeting 20.11.2024 
AIDA analysis and presentation by J. Bormans for AIDA made in the HISPEC-DESPEC collaboration meeting.

 

https://docs.google.com/presentation/d/1hlZ30r294UqbVKGy3jg-wompFpc7TSfD/edit?usp=sharing&ouid=102131181856760114019&rtpof=true&sd=true
Entry  Thu Mar 7 11:09:05 2024, HA, JB, CC, TD, MG, Thursday 7 March 

Snout assembly
Entry  Thu Jun 12 13:15:25 2025, GB, CC, NK, MP, TD, Thursday 12 June 2025 Screenshot_from_2025-06-12_14-39-35.pngScreenshot_from_2025-06-12_14-33-26.png

EMC tests with NK (Orsay)
Entry  Fri Mar 13 15:48:11 2020, Friday 13th 16:00 - 24:00, OH, TD 11x
ASIC settings 2019Oct31-13.24.23
     slow comparator 0xa
Entry  Thu Jun 13 23:04:01 2024, Dan Judson, TD, 0.00-8.00 14/6/24 40x
0.00 checks - all looks ok

Voltage/currents - attachment 1

Rates attachment 2 + 3
Entry  Mon Jun 10 07:15:48 2024, Dan, 08.00-16.00 Monday 10th June 50x
8am checks

temps ok - attachment 2

rates ok - attachment 8
Entry  Fri Apr 16 15:52:08 2021, DSJ , 16 April 16.00 shift 12x
Clock status test result: Passed 12, Failed 0

Understand status as follows
ELOG V3.1.3-7933898