AIDA GELINA BRIKEN nToF CRIB ISOLDE CIRCE nTOFCapture DESPEC DTAS EDI_PSA 179Ta CARME StellarModelling DCF K40
  DESPEC, Page 9 of 37  ELOG logo
Entry  Thu May 19 17:00:46 2022, TD, Thursday 19 May  Screenshot_from_2022-05-19_17-59-41.pngScreenshot_from_2022-05-19_17-58-21.pngScreenshot_from_2022-05-19_17-58-52.pngScreenshot_from_2022-05-19_17-59-20.png

18.01 DAQ stopped
Entry  Thu Mar 18 11:53:10 2021, TD, Thursday 18 March 7x

12.40 The snout w/bPlast plus 3xDSSSDs was removed yesterday
Entry  Thu Apr 18 08:57:48 2024, JB, TD, Thursday 18 April 36x
09.52 DAQ continues file S100_alpha/R5
       note merger not functioning correctly due to aida03, aida04 & aida09 out of WR sequence 
Entry  Thu Jun 17 11:14:04 2021, TD, Thursday 17 June 8x
12.15 DAQ continues OK - no storage mode

12.15 System checks OK *except*
Entry  Thu Apr 15 22:38:18 2021, OH, Thursday 15th April - 16th April 
23:38 They are testing the finger detector
      It is a lot of U they are putting into it which is passing through to AIDA ~3500Hz
      Most seems to be punching through
Entry  Thu Apr 15 13:28:07 2021, TD, Thursday 15 April 19x

13.28 System wide checks
Entry  Thu Mar 12 08:04:24 2020, OH, CA, TD, Thursday 12th March 08:00-16:00 14x
ASIC settings 2019Oct31-13.24.23
     slow comparator 0xa
Entry  Wed Mar 11 23:44:27 2020, OH, Thursday 12th March 00:00-08:000 10x
ASIC settings 2019Oct31-13.24.23
     slow comparator 0xa
Entry  Thu May 12 07:09:43 2022, TD, Thursday 12 May 08:00-24:00 27x

08.10 AIDA DAQ status
    
Entry  Thu May 12 00:37:52 2022, OH, AM, Thursday 12 May 13x
01:37 Over the past hour the degrader settings have been checked by impinging 209Pb onto the detectors.
      That is now complete.
      Will find optimum thresholds for n+n side and then leave DAQ running with n+n at optimum and p+n at 0xc
Entry  Thu Jun 12 13:15:25 2025, GB, CC, NK, MP, TD, Thursday 12 June 2025 Screenshot_from_2025-06-12_14-39-35.pngScreenshot_from_2025-06-12_14-33-26.png

EMC tests with NK (Orsay)
Entry  Thu Mar 11 07:09:25 2021, OH, LS, Thursday 11th of March 29x
08:00 System wide checks all ok *exctept aida07 and 10 on ADC calibration
      N.B. wrong date given to the screenshots by accident (It's early)
      Statistics - attachment 1
Entry  Thu Jun 10 11:32:27 2021, TD, Thursday 10 June 9x
12.26 DAQ continues file S496/R32_428
      High data rate from c. 06.00 this morning
      ASIC check 
Entry  Thu May 20 01:00:30 2021, Muneerah, Thu May 20 00:00-08:00 13x
02:00 System check

The ucesb has stopped around 00:26, the team in the lab ask us to restart AIDA! Called OH for this but the team in the lab figured out thats
no need to restart AIDA!
Entry  Thu Mar 21 15:41:49 2024, NH, AM, MP, CC, Thu Mar 21 6x
Fig 1-3: Noise situation at real thresholds (0xa p+n, 0xf n+n)

Fig 4-6: After AM and MP turn off Mesytec Preamps
    Reply  Fri Mar 22 08:22:43 2024, NH, AM, MP, CC, Thu Mar 21 
> Fig 1-3: Noise situation at real thresholds (0xa p+n, 0xf n+n)

> Fig 4-6: After AM and MP turn off Mesytec Preamps
Entry  Thu Feb 20 16:35:55 2020, TD, NH, Thu 20 February 2020 12x
DSSD#3 (most downstream) was replaced

Noted that old DSSD wafer was not sitting properly - detached - in PCB, PCB flexing and/or inadequate epoxy gluing
Entry  Thu May 13 17:05:42 2021, Muneerah, MArc, Thu 13 May 04:00-00:00 130521_1802_Stats.png130521_1802_Temp.png130521_1804_Voltages.png
19:08 System Check

Rates from ucesb below 1 kHz

Atachment 1 Stats
Entry  Thu May 13 00:51:40 2021, Muneerah and OH, Thu 13 May 00:00-08:00 7x
01:50 Beam on
The leakage current and the voltages been monitered every half an hour and logged in the excel sheet, looks decreasing.
Tempetratures OK
Entry  Mon Dec 9 12:28:01 2024, NH, CC, MP, Test of BB7 on AIDA Electronics 
BB7 connected to aida07, sitting in a cardboard box

Update Tcl/Tml files in ASIC, ASIC4 and sys.tml frm PJCS email to allow setting per-ASIC polarity on FEE64
ELOG V3.1.3-7933898