AIDA GELINA BRIKEN nToF CRIB ISOLDE CIRCE nTOFCapture DESPEC DTAS EDI_PSA 179Ta CARME StellarModelling DCF K40 MONNET
  DESPEC, Page 24 of 37  ELOG logo
Entry  Fri Mar 8 16:05:57 2024, JB, CC, TD, NH, Friday 8 March IV_test_AIDA.xlsxchart.pngDownstream_positive_bias_vs._Current_(uA).png
Bias tests of AIDA on individual wafers and in parallel. Spreadsheet can be found in attachment 1, and graphic results can be seen in Attachment 2. Summary:
Upstream detector cannot be biased in parallel nor individually. Downstream detector can be biased with positively and each wafer can individually be biased
negatively. In parallel, it was not possible to bias the downstream detector negatively as indicated by the tests below.
Entry  Fri May 7 13:11:22 2021, NH, Friday 7th May elog_locks.pngelog_temps.pngelog_rates.pngelog_rates1.pngaida13.txt
14:11 - Alpha has been running most of morning

Just saw rates in tape spike to 6 MB/s... 
Entry  Fri Jun 7 16:08:37 2024, TD, Friday 7 June 19x
05.01 DSSSD bias & leakage current - attachment 1

      FEE64 temperatures OK - attachment 2
Entry  Fri May 6 09:31:41 2022, TD NH, Friday 6 May 33x

10:30 DAQ appears to have stopped
Entry  Fri Jun 4 08:40:52 2021, TD, Friday 4 June 8x

09.20 DAQ found stopped
      files in /TapeData/S496 indicate increased data rate yesterday evening from c. 18.00 until data stopped at c. midnight
Entry  Fri Jan 31 17:26:47 2025, CC, TD, MP, Friday 31 January contd. 16x

18.18 bPlas and BB7 installs complete 
      Restart AIDA DAQ, Merger, Tape Server and re-test
Entry  Fri Jan 31 09:37:47 2025, CC, TD, MP, Friday 31 January 26x
Implantation stack mounted - BB18(DS)-1000 + bPlas + bPlas + 3x BB7(DS)-1000

N.B. aida02, aida09 & aida15 have grounded copper screen (3M 1245 - aluminimum braid to copper screen of ribbon cables) for Kapton PCBs connecting the
Entry  Fri Apr 30 08:38:12 2021, TD, Friday 30 April 6x
09.40 All system wide checks OK *except*

FEE64 module aida07 failed
Entry  Thu May 2 23:08:43 2024, TD, Friday 3 May 
00.05 FEE64 temperatures OK
      ADC data item stats OK
Entry  Mon Apr 1 10:14:09 2019, CA, NH, TD, Friday 29th March 2019 290319_stats.png290319_temp.png290913_bias.png
16:30 good event statistics ok, with 9,10,11,12 running faster (detector FEE64s) (attachment 1)

      FEE temperatures ok (attachment 2)
Entry  Fri May 28 10:29:07 2021, TD, Friday 28 May 9x
11.30 DAQ continues - file S496/R18_472
      alpha background
Entry  Fri Jun 24 15:04:06 2022, Marc, Friday 24th June - evening shift 11x
16:05 - Last checked was at 15:30. (see previous entry. All running smoothly.  

Next wide check will be in about an hour.

17:00
Entry  Fri Jun 24 00:34:55 2022, AM, Friday 24 June 00:00-08:00 20x
01:30    Attachments 1-5, white rabbit and fpga timestamp failures, otherwise all good

03:30    Attachments 11-15, white rabbit and fpga timestamp failures, otherwise all good

05:30    Attachments 6-10, white rabbit and fpga timestamp failures, otherwise all good
Entry  Fri Jun 24 06:56:06 2022, OH, Friday 24 June 008:00-16:00 16x
07:56 Took over from AM. No issues reported overnight
      Stats ok - attachment 1
      Temperature ok - attachment 2
Entry  Fri Apr 23 07:09:57 2021, LJW, Friday 23rd April 08:00-12:00 9x
08:30

System Checks

 
Entry  Thu Apr 22 23:17:46 2021, DJ , Friday 23rd April 00:00-08:00 27x
Took over from TD ... All is well.

00:45 System Wide Checks

Clock: 12 passed, 0 failed.
Entry  Fri Apr 23 20:19:52 2021, TD, Friday 23 April 20.00-00.00 7x

21.19 system wide checks
Entry  Fri Apr 23 13:13:46 2021, MA, TD, Friday 23 April 12.00-16.00 6x

14.15 System wide checks
Entry  Fri Mar 22 08:31:39 2024, TD, Friday 22 March 39x

09.30 Systems check
Entry  Fri May 21 15:03:48 2021, CA, Friday 21st May 16:00 - 00:00 shift 17x
16:00 CA takes over
      DSSD1 n+n sides 0x20 on ASICs 1-3 and 0x64 on ASIC 4
      DSSD2 n+n sides 0x1b on ASICs 1-3 and 0x64 on ASIC 4
ELOG V3.1.3-7933898